

の日本国特許庁(JP)

⑪特許出願公開

② 公 開 特 許 公 報(A) 昭62 - 80899

Int Cl.⁴

識別記号

广内整理番号

匈公開 昭和62年(1987)4月14日

G 11 C 17/00

309

6549-5B

審査請求 未請求 発明の数 1 (全8頁)

60発明の名称 半導体記憶装置

> 20特 願 昭60-222086

願 昭60(1985)10月4日 22出

 \boxplus

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

明:者

男 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

勿発 明者 志

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

三菱電機株式会社 の出 願 人

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 外2名 90代 理 人

1、発明の名称

半導体記憶装置

2. 特許請求の範囲

行方向および列方向に沿って配列された複数盟 のメモリセルからなるメモリセルアレイを備え、 行ごとに一括して情報の書込みを行ない、ランダ ムに情報の読出しを行なう半導体記憶装置であっ

前記メモリセルアレイの或る列のメモリセルが リファレンスメモリセルとして用いられ、

前記メモリセルアレイの或る行に情報の数込み を行なうときには、この行に属する前記リファレ ンスメモリセルにも同時に書込みを行ない、

前記メモリセルアレイから情報を読出す時には、 **揖 報 の 読 出 さ れ る メ モ リ セ ル と 同 じ 行 の 前 記 リ フ** ァレンスメモリセルの記憶内容を読出し、

前記メモリセルアレイの或るメモリセルから銃 出された情報と、同じ行の前記りファレンスメモ リセルから読出された記憶内容とを比較する比較 手段を備える半導体記憶装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体記憶装置に関し、特に電気的 に消去可能な不揮発性半導体メモリ(EEPRO M) に関するものである。

〔従来の技術〕

第2回は、従来のEEPROMの構成を示す図 である。初めにこの構成について説明する。メモ リセルアレイ100は行方向および列方向に配列 される複数個の1パイトのメモリセル101から 構成される。メモリセル101は、選択トランジ スタ49と、8個の選択トランジスタ50a. … 50h と、8個のメモリトランジスタ52a. … 5 2 h とから構成される。各メモリセル101に おいて、遺択トランジスタ49のソースはメモリ トランジスタ52a . …52h の各コントロール ゲートに接続され、選択トランジスタ50a.… 50h の各ソースはメモリトランジスタ521.

… 5 2 h の各ドレインに接続される。メモリトラ ンジスタ52a, … 52h の各ソースは共通に接 続され、選択トランジスタ59を介して接地され る。Xデコーダ+ 高圧スイッチ_4 8 は複数本のワ ード額77により行ごとに各行の選択トランジス タ49および50a . …50h の各ゲートに接続 される。 X デコーダはメモリセルアレイ100の 行を選択する。高圧スイッチは選択された1本の ワードなを高圧Vャトに立ち上げる。Yデコーダ 4 2 は複数本の Y ゲート線 7 4 により各列の選択 トランジスタ 4 3 および 4 4 a . … 4 4 h の各ゲ ートに接続される。 Yデコーダ42はメモリセル アレイ100の列を選択する。各列の選択トラン ジスタ43のソースはコントロールゲートね75 を介して各別の選択トランジスタ49のドレイン に接続されるとともにコラムラッチ + 高圧スイッ チ60に接続される。また、各列の選択トランジ スタ44a, … 44h の各ソースはピット線76 を介し各列の選択トランジスタ50a. …50h の各ドレインに接続されるとともにコラムラッチ

+ 髙圧スイッチ60に接続される。コラムラッチ は、1本のワード線により選択される行に一度に データを自込むために狙込みたいデータを一時ラ ッチする。コラムラッチ+商圧スイッチ60の高 圧スイッチはピット線をあ圧V・・ に立ち上げる。 入力パッファ回路35に"1"と"0"の組合わ せからなる選込むデータが入力される。数込回路 3 6 は入力データの"1"に対応して"L"レベ ルのOVを、"O"に対応して"H"レベルの5 V(Vcc)を出力する。選込回路36は選択ト ランジスタ37a. …37h. 41の各一方側電 権に接続される。選択トランジスタ37a , … 3 7 h の各他方側電極は!/〇線70を介して各列 . の選択トランジスタ44a . … 44hの各トレイ _ ンに接続され、選択トランジスタ41の他方側雷 極はコントロール線73を介して各列の選択トラ ンジスタ43のドレインに接続される。定電圧源 28は選択トランジスタ30を介してコントロー - ル線73に接続される。定電圧級28は、メモリ トランジスタ 5 2a , … 5 2h のプログラム状態

のしきい値電圧と消去状態のしきい血電圧の中間 電圧であるV ref 1を発生する、各列の各メモリ トランジスタ52a. … 52h に対応して8個の センスアンプ23a.…23hが設けられている。 センスアンプ23a は電流-電圧変換回路20a と差動増幅器21aと電流-電圧変換回路22a とから構成されており、他のセンスアンプについ ても同様である。電流一電圧変換回路20a. … 20h はそれぞれ選択トランジスタ32a. … 3 2hを介して1/O線70に接続される。リファ レンスメモリセルアレイ102は恵択トランジス 980,81,82とメモリトランジスタ83と から構成される。選択トランジスタ80.81. 82の各ゲートは囃子200に接続され、メモリ トランジスタ83のコントロールゲートは定電圧 双29に接続される。リファレンスメモリセル1 02のメモリトランジスタ83はメモリセル10 1 のメモリトランジスタ 5 2 a , … 5 2 h と全く 同一の構造、ディメンジョンである。 リファレン スメモリセル102のメモリトランジスタ83は

EEPROMの製造時のテスト時にプログラムされる。定電圧源29は、メモリトランジスタ83のプログラム状態のしきい値電圧と消去状態のしきい値電圧と消去状態のしきい値電圧と消去状態のしきい値電圧と消去状態のしまい値電圧の中間電圧である定電圧V_{ref} 2を発生する。20a、…20h および22a、…22h は入力される電流を電圧に変換する。差動増幅器21a、…21h はそれぞれ入力される電圧を比較しその差を増幅する。

おり、このポリーポリ間酸化製上にポリシリコン からなるコントロールゲート7が形成されている。 メモリトランジスタへの情報の書込みは、フロ ーティングゲート5に電子を注入したり、フロー ティングゲート5から電子を除去することによっ て行なう。この電子の注入、除去は、フローティ ングゲート 5 と n * 形ドレイン 2 との間でトンネ ル酸化膜8を通じて行なう。フローティングゲー ト5に電子を注入するときは、コントロールゲー ト7に高圧を印加し、n・形ドレイン2を接地す ることによって行なう。この動作を消去と呼ぶ。 また、フローティングゲート5から電子を除去す るときは、n * 形ドレイン2に高圧を印加しコン トロールゲート7を接地することによって行なう。 この動作をプログラムと呼ぶ。情報の銃出しは、 コントロールゲート 7 に、メモリトランジスタの プログラム状態のしきい値電圧と消去状態のしき い値電圧の中間の電圧を印加する。メモリトラン ジスタが消去されていると、n * 形ドレイン2か らn、形ソース3へは電流が流れない。また、メ

モリトランジスタがプログラムされていると、n ・ 形ドレイン 2 からn ・ 形ソース 3 へ電流が流れ る。これをセンスアンプで検知する。

次に、このEEPROMの動作について説明する。この動作は、外部製込サイクル→内の部製込サイクル→内の動作は、外部製造サイクル→内の部製込サイクルのでは、サイクルのではなった。外部製造のではなった。サイクルではなった。サイクルでは、コースをサイクルでは、コースをサイクルでは、コースをサイクルでは、コースをサイクルでは、アードングでは、アースをデータをでする。カースをデータをです。カースをデータをです。カースをデータをできる。カースをデータをできる。カースをデータをできる。カースをデータをできる。サインが、アースをデータをできる。サインが、アースをできる。カースをデータをできる。サースをデータをできる。サースをできる。サースをできる。

さらに詳細に説明すると、まず、外部書込サイクルが始まる。入力バッファ回路35に"1"と"0"の組合わせからなる1バイトのデータが入

力されると、自込回路36は、"1"に対応して "L"レベルの電圧OV、"O"に対応して"H" レベルの電圧5V(V。。)を発生する。また、 このとき自込回路36はコントロールゲート線7 5 に与えるための"H"レベルの電圧 5 V (V c 。) を発生する。次に、Wが"H"レベルとなっ て選択トランジスタ3 7a . … 3 7h . 4 1 がオ ンし、1/0線70の各線には"1"、"0"に 対応してOV、5Vが与えられ、コントロール寮 73には5Vが与えられる。次に、Yデコーダ4 2により複数本のYゲート ね74のうちの或る1 本のYゲート 梅が"H"レベルとなり、このYゲ ート線に接続される或る列の選択トランジスタ4 3. 44a, ... 44h がオンする。このため、1 **ノ O 稼 7 O に与えられた電圧 O V 、 5 V は選択さ** れた列のピット接76を介してコラムラッチ+高 圧スイッチ60に与えられ、このコラムラッチの ピットにはデータ"1"。"0"に対応してそれ ぞれ"1", "0" がラッチされる。また、コン トロール線73に与えられた遺圧5Vは選択され

た列のコントロールゲート 日 7 5 を介して コラムラッチ + 高圧スイッチ 6 0 に与えられ、このコラムラッチのピットには "H" レベルがラッチされる。このような動作を繰返すことにより、入力される 1 バイトのプータがコラムラッチの所定のピットに順次ラッチされる。なお、この外部書込サイクルでは 4 8 の出力はない。

次に、プログラムサイクルが始まる。このサイクルはコラムラッチにラッチされたデータのうち"O"のビットについてメモリセルに"O"を選込むサイクルである。まず、Xデコーダにより複数本のワード線77のうち上記消去サイクルで選択された1本のワード線が"H"レベルとなり、

ンジスタのコントロールゲート 7 から見たしきい値 復任は低い方にシフトする。このようにして、選択された行のうち、データを書込みたいメモリトランジスタに"O"がベージ書込みされる。

次に、読出サイクルが始まる。Xデコーダによ り或る1本のワード線が"H"レベルとなり、こ のワード線に接続される各メモリセルの選択トラ ンジスタ49.50a,…50h がオンし、Yデ コーダ42により或る1本のYゲート線が"日" レベルとなり、このYゲート線に接続される遺根 トランジスタ43.44a , …44h がオンして、 メモリセルアレイ100から或るメモリセルが選 択される。このとき、Rが"H" レベルとなって 選択トランジスタ30がオンし、定宿圧源28が 選択トランジスタ30、コントロール線73、選 択トランジスタ43.49を介してメモリトラン ジスタ52a.…52hのコントロールゲート7 に接続され、Vref 1がこのコントロールゲート 7 に印加される。また、センスアンプ23a.… 23h の各電流-電圧変換回路20a . … 20h

さらに商圧スイッチにより商圧V・・ に立上げら れる。次に、コントロールゲート級75のうち、 コラムラッチのコントロールゲート線用ヒットに "H"がラッチされている列のコントロールゲー ト類がOVにされ、メモリトランジスタ52a. … 5 2 h のコントロールゲート 7 が接地される。 また、複数本のピット線76のうち、コラムラッ チのピット線用ピットに"0"のラッチされてい 上げられてメモリトランジスタのn・形ドレィン 2 に高圧 Vァァ が印加され、複数本のピット線 7 6 のうち、コラムラッチのピット線用ピットに "1"のラッチされているピット線がQVにされ る。また、このときRは"L"レベルとなって選 択トランジスタ59はオフし、メモリトランジス タ 5 2 a , … 5 2 h の各 n + 形ソース 2 はフロー ティング状態にされる。これによって、フローテ ィングゲート5から電子がトンネル酸化膜8をト ンネルして n * 形ドレイン2に移動してフローテ

イングゲート5から電子が除去され、メモリトラ

はそれぞれ退択トランジスタ32a. … 32h. 1/0ね70、さらに選択トランジスタ44a. … 4 4 h , ピット換 7 6 . , 選択トランジスタ 5 Oa: …50h を介してメモリトランジスタ52 a. … 5 2 h のn * 形ドレイン 2 に接続される。 このとき、Rは"H"レベルとなって選択トラン ジスタ59はオンし、メモリトランジスタ52a. … 5 2 h の各 n * 形ソース 3 は接地される。この とき、メモリトランジスタ52a . … 52h のコ ントロールゲート 7 に印加される定端圧 Vref 1 はメモリトランジスタのプログラム状態のしきい 鉱電圧と消去状態のしきい値電圧との中間電圧で あるので、メモリトランジタのしきい値電圧が高 い状態、すなわち消失の状態であると、メモリト ランジスタはオフして1/0線70に跳躍は盗れ ず、知欲・軍圧変換回路20a. …20hの出力 .側に電圧Vェ・が出る。また、メモリトランジス タのしきい値電圧が低い状態、すなわちプログラ ム状態であるとメモリトランジスタはオンしてi ど 〇 粒 7 0 に 電 佐 が 流 れ 、 こ の 冠 旅 は 選 択 ト ラ ン

ジスタ32a、…32hを介して各電流-電圧変 幾回路20a, …20h に与えられて電圧Vn o に変換される。一方、リファレンスメモリセル 1 02のメモリトランジスタ83は、上述したよう にEEPROMの製造時のテスト時にプログラム されているので、メモリトランジスタ83のコン トロールゲート 7 に定電圧源 2 9 により定電圧 V ref 2を印加し、選択トランジスタ80,81, 82の名ゲートに端子200より電圧V。。を印 加すると、メモリトランジスタ83.選択トラン ジスタ80.81.82がオンしてメモリトラン ジスタ83のn * 形ドレイン2から各電流-電圧 変換回路 2 2 a 。 … 2 2 h に電流が流れ、この電 焼は電流 - 電圧変換回路 2 2 a . … 2 2 h で電圧 V。に変換される。この電圧V。は、定電圧線2 8、電流一電圧変換回路20、…20h、電流一 電圧変換回路22a, …22h, 定電圧源29の 特性を相互間で調整することによってVn。とV н 」の間に予め設定されており、差動増幅器21 a、 ··· 2 1 h は V n a 、 V n · と V a と を 比較 し 、

これら宿圧間の差を増幅することによって、メモ リセルから情報を該出すことができる。

「発明が解決しようとする問題点]

メモリトランジスタの正確な読出しには、メモリセルのメモリトランジスタのプログラム状態の

この発明は上記のような問題点を解消するためになされたもので、情報を正確に読出すことができる半導体記憶装配を得ることを目的とする。

[問題点を解決するための手段]

この発明に係る半導体記憶装置は、メモリセルアレイに行ごとに一括して情報の数込みを行ない、メモリセルアレイからランダムに情報の誘出しを行なう半導体記憶装置において、メモリセルアレ

イの或る列のメモリセルをリファレンスメモリセルをリファレンスメモリセルアレイの或る行に情報の審込みを行なうときには、この行に属するリファレンスメモリセルにも同時に審込みを行ない、メモリセルアレイから情報を読出すときには、情報の疑出されるメモリセルと同じ行のリファレンフレイの或るメモリセルから該出された情報と、同じ行のリファレンスメモリセルから該出された記憶内容とを比較するようにしたものである。

[作用]

この発明においては、メモリセルの或る行に情報を審込むときには、この行に属するリファレンスメモリセルにも同時に書込みを行ない、メモリセルアレイから情報を読出すときには、情報の設出されるメモリセルと同じ行のリファレンスを登りせんの記憶内容が読出されるので、行ごとに書いて、の電波・電圧特性にはらつきがあっても誤跡出しが生じない。

〔寒絶例〕

以下、この発明の実施例を図について説明する。なお、この実施例の説明において、従来の技術の説明と最複する部分については適宜その説明を省略する。

第1図は、この発明の実施例である半導体記憶 装置の構成を示す図である。初めにこの装置の構 成について説明する。この実施例の構成が第2回 の構成と異なる点は以下の点である。すなわち、 リファレンスメモリセル102が取り除かれ、メ モリセルアレイ100の右端の1別がリファレン スメモリセルアレイ103として用いられる。こ のリファレンスメモリセルアレイは行ごとに配列 される複数個のリファレンスメモリセル104か ら構成される。各りファレンスメモリセル・1 0-4。 は、選択トランジスタ55、56と、メモリトラ ンジスタ57とから構成される。リファレンスメ モリセル104のメモリトランジスタ57は、メ モリセル101のメモリトランジスタ52a . … 5 2 h と全く向一の構造、ディメンジョンである。 各リファレンスメモリセル104において、選択

2を発生する。センスアンプ23aは電流の一個圧 変換回路20aと差動増幅器21aと電流の一個圧 変換回路20とから構成されており、他のセンス アンプについても同様である。電流一個圧を換回 路22は選択トランジスタ34を介してリファレ ンス信号線71に接続される。電流一個圧更良回 路22は入力される電流を電圧に変換する。

トランジスタ55のソースは選択トランジスタ5 7のコントロールゲートに接続され、選択トラン ジスタ56のソースは選択トランジスタ57のド レインに接続され、選択トランジスタ57のソー スは選択トランジスタ59を介して接地される。 各リファレンスメモリセル104の選択トランジ スタ55.56の各ゲートは各行のワード線に接 続される。舞込回路36は、選択トランジスタ3 9. リファレンス信号線71. 選択トランジスク 47を介して選択トランジスタ56のドレィンに 接続されるとともにコラムラッチ+高圧スイッチ 60に投続される。また、自込回路36は遺収下 ランジスタ40、リファレンス信号線72、選択 トランシスタ46を介して選択トランシスク55 のドレインに接続されるとともにコラムラッチ+ **政圧スイッチ60に接続される。定電圧源29は** 選択トランジスタ31を介してリファレンス信号 線72に接続される。定電圧頭29はメモリトラ ンジスタ57のプログラム状態のしきい値電圧と 消去状態のしきい値電圧の中間電圧であるVref

スメモリセル104に"1"が審込まれてリファレンスメモリセル104の消去が行なわれる。

次に弦出サイクルが始まる。リファレンスメモリセルの弦出しは、メモリセルの弦出しと同時に行なわれる。すなわち、 X デコーダにより或る 1 本のワード値が" H " レベルとなってこのワード

線に接続される選択トランジスタ55,56がオ ンし、選択されたメモリセル101と同じ行のリ ファレンスメモリセル104が選択される。この とき、R.が " H " レベルとなって選択トランジス タ31、34がオンし、端子201に選圧V。。 が与えられて選択トランジスタ46。47がオン し、定電圧源29が選択トランジスタ31、リフ ァレンス信号線72、選択トランジスタ46、5 5を介してメモリトランジスタ57のコントロー ルゲートに接続されて定電圧 Vref 2 がこのコン トロールゲートに印加され、センスアンプ23a. … 2 3 h の電流 - 電圧変換回路 2 2 が選択トラン ジスタ34、47、56を介してメモリトランジ スタ57のドレインに投続される。また、このと きメモリトランジスタ57のソースは接地される。 メモリトランジスタ57のコントロールゲートに 印加される電圧Vref 2はメモリトランジスタの プログラム状態のしきい値電圧と消去状態のしき い値電圧の中間の電圧であるので、メモリトラン ジスタ57のしきい値電圧が低い状態、すなわち

このように、ワード線ごとにリファレンスメモリセルを設け、ワード線ごとにセンスアンプのリファレンスレベルを調整することができるようにしたので、たとえ内部省込サイクルにおいて行ごとにメモリトランジスタのプログラム状態の電流一環圧特性が変動しても、誤読出しは発生しなくなる。

[発明の効果]

第1図は、この発明の実施例である半導体記憶 装蔵の構成を示す図である。

第2図は、従来のEEPROMの構成を示す図である。

第3 図は、メモリトランジスタの構造を示す断面図である。

第 4 図は、メモリトランジスタのプログラム状態および消去状態の電流-電圧特性を示す図であ


۵.


図において、1はp 形基板、2はn + 形ドレイ ン、3 はn * 形ツース、4 はゲート酸化額、5 は フローティングゲート、6はポリーポリ周数化膜、 7 はコントロールゲート、8 はトンネル酸化膜、 20a. ... 20h. 22は電波-電圧変換回路、 2 1 a , … 2 1 h は差動増幅器、2 3 a , … 2 3 h はセンスアンプ、28, 29は定電圧廠、30, 31, 32a, ... 32h, 34, 37a, ... 37 h. 39. 40. 41. 43, 44a. ... 44h. 46.47.49.50a. ...50h.55.5 6.59は選択トランジスタ、52a, …52h. 57はメモリトランジスタ、35は入力パッファ 回路、36は豊込回路、42はYデコーダ、48 はXデコーダ+苺圧スイッチ、60はコラムラッ チャ商圧スイッチ、70は1人の輪、71、72 はリファレンス信号線、73はコントロール線、 7.4 は Y ゲート娘、 7.5 はコントロールゲート線、 76はピット雄、77はワード線、100はメモ リセルアレイ、101はメモリセル、103はリ


ファレンスメモリセルアレイ、104はリファレ ンスメモリセルである。

なお、各図中間一符号は周一または相当部分を示す。

代理人 大岩翅雄







(54) SEMICONDUCTOR STORAGE DEVICE

(11) 62-80899 (A) (43) 14.4.1987 (19) JP


(21) Appl. No. 60-222086 (22) 4.10.1985

(71) MITSUBISHI ELECTRIC CORP (72) YASUSHI TERADA(2)

(51) Int. Cl. G11C17/00

PURPOSE: To read accurately information from a memory cell by writing information on a reference memory cell of a row at the same time in writing the information on the row of a memory cell array and comparing both the storage

CONSTITUTION: A 1-byte page is latched by a column latch + high voltage switch 60 in response to data of a row stored in an input buffer circuit 3 at an external write cycle in an EEPROM. Data 1, 0 are written on a memory cell 101 corresponding to each cycle of an erasure/write program successively and the data is written on a cell 104 of the row. Then a reference voltage at reading is outputted from a current-voltage converter 22 in common to sense amplifiers 23a ~23b in response to the content of the cell 104 of the corresponding row and the content of the cell 101 is read via differential amplifiers 21a-21b of amplifiers 23a-23b of the corresponding row. The cell 104 is provided at each row, the data is read accurately without being affected by variation in characteristic of components at each row.



20a,20k: current-voltage conversion circuit